# HG changeset patch
# User akira
# Date 1203208342 -32400
# Node ID 6fbfcbbe56ec1763223d2eea4c14467c8382783f
# Parent  13e4d095eaa8299d2e8bd65086f2e462738aaa2e
*** empty log message ***

diff -r 13e4d095eaa8 -r 6fbfcbbe56ec paper/cell.tex
--- a/paper/cell.tex	Sun Feb 17 07:01:18 2008 +0900
+++ b/paper/cell.tex	Sun Feb 17 09:32:22 2008 +0900
@@ -5,7 +5,7 @@
 のデータ処理プロセッサアーキテクチャーSynergistic Processor Element(SPE)からな る非対称なマルチコアプロセッサでなり、高速リングバスで構成されている。(図\ref{fig:Cell})
 \begin{figure}[htb]
 \begin{center}
-\includegraphics[width=17cm]{./fig/cell3.eps}
+\includegraphics[width=17cm]{./fig/cell.eps}
 \end{center}
 \caption{Cell}
 \label{fig:Cell}