changeset 12:6fbfcbbe56ec

*** empty log message ***
author akira
date Sun, 17 Feb 2008 09:32:22 +0900
parents 13e4d095eaa8
children c12d7a3c1cc2
files paper/cell.tex
diffstat 1 files changed, 1 insertions(+), 1 deletions(-) [+]
line wrap: on
line diff
--- a/paper/cell.tex	Sun Feb 17 07:01:18 2008 +0900
+++ b/paper/cell.tex	Sun Feb 17 09:32:22 2008 +0900
@@ -5,7 +5,7 @@
 のデータ処理プロセッサアーキテクチャーSynergistic Processor Element(SPE)からな る非対称なマルチコアプロセッサでなり、高速リングバスで構成されている。(図\ref{fig:Cell})
 \begin{figure}[htb]
 \begin{center}
-\includegraphics[width=17cm]{./fig/cell3.eps}
+\includegraphics[width=17cm]{./fig/cell.eps}
 \end{center}
 \caption{Cell}
 \label{fig:Cell}