Mercurial > hg > Papers > 2012 > yutaka-master

comparison paper/chapter5.tex @ 9:b69eefd9156e draft

Find changesets by keywords (author, files, the commit message), revision number or hash, or revset expression.
fix
author Yutaka_Kinjyo <yutaka@cr.ie.u-ryukyu.ac.jp>
date Thu, 09 Feb 2012 17:59:09 +0900
parents 5dbcea03717e
children
comparison
equal deleted inserted replaced
7:20d87c5e225a 9:b69eefd9156e
7 \item 並列実行を考慮したデータ構造を持つ実装 7 \item 並列実行を考慮したデータ構造を持つ実装
8 \item コードを分割し、シーケンシャルに実行する実装 8 \item コードを分割し、シーケンシャルに実行する実装
9 \item 分割したコードを並列実行する実装 9 \item 分割したコードを並列実行する実装
10 \end{enumerate} 10 \end{enumerate}
11 11
12 となっている。逐次的な実行で正常な動作を確認した後、並列に実行した場合に正常な動作をしない場合がある。特にCell特有の問題としてデータ構造が DMA 転送に合っていないこと。つまり、DMA転送される際に、16アライメントに設定されていないか、データのサイズが16の倍数になっていない場合に注意しなければならない。またCeriumではコードがそれぞれ PPE 用と SPE 用が別個に存在するので、互いのコードが等価であるかもチェックしなければならない。一つのコードに統一しても良いが、別個で対応したい問題がでた時に対応してる。 12 となっている。逐次的な実行で正常な動作を確認した後、並列に実行した場合に正常な動作をしない場合がある。特にCell特有の問題としてデータ構造が DMA 転送に合っていないこと。つまり、DMA転送される際に、16アライメントに設定されていないか、データのサイズが16の倍数になっていない場合に注意しなければならない。また Cerium ではコードがそれぞれ PPE 用と SPE 用が別個に存在するので、互いのコードが等価であるかもチェックしなければならない。一つのコードに統一しても良いが、別個で対応したい問題がでた時に対応してる。
13 バグの例として、本来 SPE で動くべき Task が PPE で動作するなど、Task のスケジューリングでのバグ、Task の設定の際のバグなどがある。 13 バグの例として、本来 SPE で動くべき Task が PPE で動作するなど、Task のスケジューリングでのバグ、Task の設定の際のバグなどがある。
14
15 \section{Texture hash のバグ}
16
17 本研究では、処理性能を著しく低下させる Texture cache のバグに直面した。Texture の cache は、hash で管理され、要求されたデータがキャッシュされてるかを調べるため hash 部分を走査するが、存在していても HIT しないというバグである。hash の走査は稼働率に含まれるため、処理性能は落ちるが、DMA 転送待ち時間や Mail 待ち時間には現れず、高い稼働率を示す。動作はエラーなどは発生せずに正常に行われ、顕著にはバグとして現れない。このバグは分散バージョン管理システム mercurial を用いて、処理性能が極端に低下した部分のバージョンを探し出し特定した。hash のバグの処理性能低下の値を示す。(\tabref{hash})
18
19 \begin{table}[!htb]
20 \begin{center}
21 \caption{Texture hash バグの処理性能低下の値} \label{tab:hash}
22 \hbox to\hsize{\hfil
23 \begin{tabular}{|c|l|l|c|} \hline
24 & バグあり & バグなし & 性能\\ \hline
25 ball\_boud & 4 FPS & 30.2 FPS & 7.5倍向上 \\ \hline
26 panel & 0.2 FPS & 2.6 FPS & 13倍向上 \\ \hline
27 \end{tabular}\hfil}
28 \end{center}
29 \end{table}
30
31 panel においては 13倍もの性能差が現れた。
32
33 \section{TaskArrayのバグ}
34 本研究で実装した TaskArray は、改良前の Cerium の Task スケジューラに変更を加えるかたちで行った。スケジューリングは Scheduelr というクラスの状態遷移で記述している。以下に TaskArray 導入前の Task スケジューリング を示す。(\figref{tm_sm_state})
35
36 \begin{itemize}
37 \item SchedMail \\
38 メインスレッドからのメッセージ (Mailbox) を取得する
39 \item SchedTaskList \\
40 TaskList を取得する
41 \item SchedTask \\
42 TaskList から取得した Task を実行する
43 \item SchedExit \\
44 SPE の実行を終了する
45 \item SchedNop \\
46 何も行わない
47 \end{itemize}
48
49 \begin{figure}[htb]
50 \begin{center}
51 \includegraphics[scale=0.7]{images/tm_sm_state.pdf}
52 \caption{Scheduler クラスの状態遷移}
53 \label{fig:tm_sm_state}
54 \end{center}
55 \end{figure}
56
57 TaskArray 導入には、この　Scheduler の状態遷移図を変更した。TaskArray 導入後の状態遷移を示す。(\figref{stb-state})
58
59 \begin{itemize}
60 \item SchedMail \\
61 メインスレッドからメッセージ(Mailbox)を取得する
62 \item SchedTaskList \\
63 TaskList を取得する
64 \item SchedTask, SchedTaskArrayLoad\\
65 受け取った TaskList の中の Task が 単一 Task か、Task Array なのかを判別する \\
66 Task Array の時は Task Array をメインメモリから転送する(SchedTaskArrayLoad)
67 \item SchedTaskArray, SchedTaskArrayLoad\\
68 TaskList から取得した Task Array を実行する
69 \item SchedExit \\
70 SPE の実行を終了する
71 \item SchedNop, SchedTaskArrayNop, SchedNop2Ready \\
72 何も行わない。パイプラインステージの待ち合わせ用
73 \end{itemize}
74
75 \begin{figure}[htb]
76 \begin{center}
77 \includegraphics[scale=0.7]{./images/stb-state.pdf}
78 \end{center}
79 \caption{Schedulere クラスの状態遷移(TaskArray)}
80 \label{fig:stb-state}
81 \end{figure}
82
83 TaskArray 実装後には 動作中にエラーが起き、処理が正常終了しないバグが発生した。これは TaskArray のスケジューリングにおいて、パイプラインの待ち合わせができていないために起こった。デバッグには、状態遷移を洗い出し、足りないパイプラインステージを明らかにし追加した。それが SchedTaskArrayNop である。これによって TaskArray のスケジューリングが正常に動作した。
84
85 \section{メモリアクセスの局所性}
86 本研究の際に例題として実装した WordCount では著しく処理性能が低下する減少が起こった。WordCount 対象のファイルに対して、ランダムアクセスに近いアクセス方法を取ったのが原因である。離れたメモリへのアクセスを繰り返すと頻繁なスワップが起き、処理性能の低下につながる。Task への input data の割り振りをインクリメント的にファイルへアクセスするように変更することで、この問題を解決した。その値を測定した。(\tabref{memory-access}) wc 対象のファイルサイズは約100MBである。
87
88 \begin{table}[!htb]
89 \begin{center}
90 \caption{メモリアクセスの局所性を保った改良} \label{tab:memory-access}
91 \hbox to\hsize{\hfil
92 \begin{tabular}{|c|l|l|c|} \hline
93 & 改良前 & 改良後 & 性能\\ \hline
94 実行時間 & 30s & 2.2s & 15倍向上 \\ \hline
95 dma wait & 14\% & 8\% & 1.7倍向上 \\ \hline
96 \end{tabular}\hfil}
97 \end{center}
98 \end{table}
99