Mercurial > hg > Papers > 2012 > yutaka-master

comparison paper/abstract.tex @ 19:d17943f59cc3 draft

Find changesets by keywords (author, files, the commit message), revision number or hash, or revset expression.
fix
author Shinji KONO <kono@ie.u-ryukyu.ac.jp>
date Sun, 12 Feb 2012 00:37:32 +0900
parents 98313b0fdda6
children fe88829c8fe3
comparison
equal deleted inserted replaced
18:140aec35135c 19:d17943f59cc3
1 \begin{abstract} 1 \begin{abstract}
2 並列プログラミングフレームワーク Cerium の改良を行った。 2 Cell Broad band Engine 用の並列プログラミングフレームワーク Cerium の改良を行った。
3 プログラムは、PPE から Mail 機能を用いて各 SPE に処理が割り振られ並列実行される。 3 プログラムは、2 台の汎用 CPU である PPE から Mail 機能を用いて6台ある Vector CPU SPE に処理が割り振られ並列実行される。
4 しかし、 PPE からの Mail 応 答が遅い場合、 SPE の待ち時間が発生し、処理性能が低下する。 4 SPEは共有メモリを持たない Cerium ではPPE上での処理が多いことがあり、PPE のMail チェック頻度が下がり、
5 また、Ceirum ではアーキテクチャ依存の記述が避けにくい。 5 SPE の待ち時間が増し処理性能が低下する問題があった。これをMailQueueにより解決した。
6 これらを改良するために TaskArray, ソフトウェアMailQueue, MemorySegment の実装を行った。 6 さらに、SPUのタスク終了をまとめるために、複数のTaskをまとめたTaskArrayを導入しタスク終了メールを削減した。
7 その結果、例題を用いた計測では、Mail 待ちが解消され、FPSが向上し、アーキテクチャ依存の記述を隠蔽することに成功した。 7 その結果、例題を用いた計測では、Mail 待ちが解消され、性能が向上した。
8 Cell では、DMA転送を明示的に行うが、これはアーキテクチャ依存な処理になる。メインメモリのキャッシュに相当する
9 機能を持つ MemorySegment を導入し、アーキテクチャ依存の記述を隠蔽することに成功した。
10 これにより、Core i7や Xeon のような汎用のメニーコアでもCeriumを有効に使えるする設計となった。
8 11
12 We have developed parallel programming framework Cerium for Cell Broad Band Engine.
13 Six SPE (Vector CPU) work in parallel by mails from two SPU (PowerPC). Since
14 SPE has no shared memory, not a few operation have to be executed in PPE. This makes
15 mail check interval rather large, resulting SPU waiting time and low performance.
16 We implemented MailQueue and TaskArray which is a group of task. It reduces number of mails for task finish and
17 hides mail delay, and we have good bench mark result.
9 18
10 We have developed parallel programming framework Cerium. Program is alloted processing to each SPE using Mail function from PPE, and It's excuted in parallel. 19 Cell uses explicit DMA transfer which is rare in shared memory multi processor. We introduce
11 But when Mail reply from PPE is late, the waiting time of SPE occurs, and the treatment performance fails. 20 MemorySegment which is similar to the main memory cache, which hides architecture dependent
12 Moreover, in Ceirum, it is hard to avoid description of architecture dependence. 21 description. By this, Cerium is now usable on general many core architecture such as Core i7 or Xeon.
13 To improve these, We implemented TaskArray, Software MailQueue and MemorySegment. 22
14 As a result, in the measurement using an exercise, the waiting for Mail was reduced, FPS improved and it succeeded in concealing description of architecture dependence.
15 \end{abstract} 23 \end{abstract}
16 24