# HG changeset patch # User Shinji KONO # Date 1328974652 -32400 # Node ID d17943f59cc3d4333e3b03274ae61a420e5b05af # Parent 140aec35135c43658d58db6d4d1ecfcb11362e1f fix diff -r 140aec35135c -r d17943f59cc3 paper/abstract.tex --- a/paper/abstract.tex Sat Feb 11 17:06:04 2012 +0900 +++ b/paper/abstract.tex Sun Feb 12 00:37:32 2012 +0900 @@ -1,16 +1,24 @@ \begin{abstract} -並列プログラミングフレームワーク Cerium の改良を行った。 -プログラムは、PPE から Mail 機能を用いて各 SPE に処理が割り振られ並列実行される。 -しかし、 PPE からの Mail 応 答が遅い場合、 SPE の待ち時間が発生し、処理性能が低下する。 -また、Ceirum ではアーキテクチャ依存の記述が避けにくい。 -これらを改良するために TaskArray, ソフトウェアMailQueue, MemorySegment の実装を行った。 -その結果、例題を用いた計測では、Mail 待ちが解消され、FPSが向上し、アーキテクチャ依存の記述を隠蔽することに成功した。 +Cell Broad band Engine 用の並列プログラミングフレームワーク Cerium の改良を行った。 +プログラムは、2 台の汎用 CPU である PPE から Mail 機能を用いて6台ある Vector CPU SPE に処理が割り振られ並列実行される。 +SPEは共有メモリを持たない Cerium ではPPE上での処理が多いことがあり、PPE のMail チェック頻度が下がり、 +SPE の待ち時間が増し処理性能が低下する問題があった。これをMailQueueにより解決した。 +さらに、SPUのタスク終了をまとめるために、複数のTaskをまとめたTaskArrayを導入しタスク終了メールを削減した。 +その結果、例題を用いた計測では、Mail 待ちが解消され、性能が向上した。 +Cell では、DMA転送を明示的に行うが、これはアーキテクチャ依存な処理になる。メインメモリのキャッシュに相当する +機能を持つ MemorySegment を導入し、アーキテクチャ依存の記述を隠蔽することに成功した。 +これにより、Core i7や Xeon のような汎用のメニーコアでもCeriumを有効に使えるする設計となった。 +We have developed parallel programming framework Cerium for Cell Broad Band Engine. +Six SPE (Vector CPU) work in parallel by mails from two SPU (PowerPC). Since +SPE has no shared memory, not a few operation have to be executed in PPE. This makes +mail check interval rather large, resulting SPU waiting time and low performance. +We implemented MailQueue and TaskArray which is a group of task. It reduces number of mails for task finish and +hides mail delay, and we have good bench mark result. -We have developed parallel programming framework Cerium. Program is alloted processing to each SPE using Mail function from PPE, and It's excuted in parallel. -But when Mail reply from PPE is late, the waiting time of SPE occurs, and the treatment performance fails. -Moreover, in Ceirum, it is hard to avoid description of architecture dependence. -To improve these, We implemented TaskArray, Software MailQueue and MemorySegment. -As a result, in the measurement using an exercise, the waiting for Mail was reduced, FPS improved and it succeeded in concealing description of architecture dependence. +Cell uses explicit DMA transfer which is rare in shared memory multi processor. We introduce +MemorySegment which is similar to the main memory cache, which hides architecture dependent +description. By this, Cerium is now usable on general many core architecture such as Core i7 or Xeon. + \end{abstract} diff -r 140aec35135c -r d17943f59cc3 paper/appendix.tex --- a/paper/appendix.tex Sat Feb 11 17:06:04 2012 +0900 +++ b/paper/appendix.tex Sun Feb 12 00:37:32 2012 +0900 @@ -4,5 +4,5 @@ \begin{itemize} \item 金城裕，河野真治，多賀野海人，小林佑亮. ゲームフレームワークCerium TaskManagerの改良, 情報処理学会システムソフトウェアとオペレーティング・システム研究会(OS), April, 2011 \item 金城 裕 , 河野 真治. Fine grain Task Manager Cerium のチューニング, 日本ソフトウェア科学会第27回大会論文集, Sep, 2010 -\item オープンソースカンファレンス2010 Okinawa. Octorber 2010. +\item オープンソースカンファレンス2010 Okinawa. October 2010. \end{itemize} diff -r 140aec35135c -r d17943f59cc3 paper/chapter1.tex --- a/paper/chapter1.tex Sat Feb 11 17:06:04 2012 +0900 +++ b/paper/chapter1.tex Sun Feb 12 00:37:32 2012 +0900 @@ -3,8 +3,8 @@ Cell Broadband Engine \cite{cell} は、ソニー・コンピュータエンタテインメント、 ソニー、IBM , 東芝によって開発されたマルチコア CPU である。 -Cell は、１基の制御系プロセッサコア PPE ( PowerPC Processor Element ) と -８基の演算系プロセッサコア SPE ( Synergistic Processor Element ) で構成される。 +Cell は、1基の制御系プロセッサコア PPE ( PowerPC Processor Element ) と +8基の演算系プロセッサコア SPE ( Synergistic Processor Element ) で構成される。 各プロセッサコアは、EIB (Element Interconnect Bus) と呼ばれる高速なバスで接続されている。また、EIB はメインメモリや 外部入出力デバイスとも接続されていて、