|
6
|
1 %\section{Cell}
|
|
|
2 \label{chap:chapter2}
|
|
|
3
|
|
|
4 \pagenumbering{arabic}
|
|
|
5
|
|
0
|
6 \section{Cell}
|
|
6
|
7
|
|
11
|
8 Cell\cite{cell}は、マルチコアCPUの１つで、構成は「ヘテロジニアス・マルチコアプロセッサ構成」である。
|
|
|
9 汎用的な用途に対応した１種類のコアを用意するのではなく、
|
|
|
10 制御系プロセッサコア(PPE)と演算系プロセッサコア(SPE)という異なるコアを用意している。
|
|
6
|
11
|
|
|
12 \subsection{Cellの構成}
|
|
|
13
|
|
11
|
14 Cellはメインプロセッサである １基の PowerPC Processor Element (PPE) と
|
|
|
15 ８基のデータ処理プロセッサアーキテクチャー Synergistic Processor Element (SPE)
|
|
6
|
16 からなる非対称なマルチコアプロセッサであり、高速リングバスで構成されている。\cite{cell}
|
|
|
17
|
|
11
|
18 \begin{figure}[!h]
|
|
6
|
19 \begin{center}
|
|
11
|
20 \vskip -\lastskip \vskip -12pt
|
|
6
|
21 \includegraphics[scale=0.3]{image/Cell-main2.pdf}
|
|
|
22 \caption{Cell の構成要素}
|
|
|
23 \label{fig:cell-main}
|
|
|
24 \end{center}
|
|
|
25 \end{figure}
|
|
0
|
26
|
|
11
|
27 \newpage
|
|
|
28
|
|
6
|
29 \subsection{PPE}
|
|
|
30
|
|
|
31 PPE は 複数の SPU をコアプロセッサとして使用することができる汎用プロセッサである。
|
|
|
32 オペレーティングシステムの役割であるメインメモリや外部でバイスへの入出力制御に加えて、
|
|
|
33 SPEを制御する役割も担っている。
|
|
|
34 PPU (PowerPC Processor Unit) は、PPEの演算処理をおこなう核となるユニットで、
|
|
|
35 PowerPCアーキテクチャをベースとした命令セットを持つ。
|
|
|
36 PPSS (PowerPC Processor Storage Subsystem) は、PPUからメインメモリへの
|
|
|
37 データアクセスを制御するユニットである。
|
|
|
38
|
|
|
39 本研究で用いた PS3Linux では、６個の SPU を制御することができる。
|
|
|
40
|
|
11
|
41 \begin{figure}[!h]
|
|
0
|
42 \begin{center}
|
|
6
|
43 \vskip -\lastskip \vskip -10pt
|
|
|
44 \includegraphics[scale=0.3]{image/PPE.pdf}
|
|
|
45 \caption{PowerPC Processor Element (PPE) の構成要素}
|
|
|
46 \label{fig:ppe}
|
|
0
|
47 \end{center}
|
|
|
48 \end{figure}
|
|
|
49
|
|
6
|
50 \subsection{SPE}
|
|
|
51
|
|
11
|
52 SPE は、計算を単純に繰り返すマルチメディア系の処理を得意とする
|
|
6
|
53 演算系プロセッサである。
|
|
|
54 SPU (Synergistic Processor Unit) は、SPEの演算処理をおこなう核となるユニットで、
|
|
|
55 各SPE上に搭載されている。SPUは、PPUとは異なる独自の命令セットを持つ。また、
|
|
11
|
56 LS (Local Store) という256KBのメモリを持ち、メインメモリへのアクセスは
|
|
|
57 MFC (Memory Flow Controller) へチャンネルを介して
|
|
|
58 DMA (Direct Memory Access) 命令を送ることで行われる。
|
|
|
59 SPU は直接メインメモリへアクセスすることはできない。
|
|
6
|
60
|
|
11
|
61 \begin{figure}[!h]
|
|
6
|
62 \begin{center}
|
|
|
63 \vskip -\lastskip \vskip -10pt
|
|
|
64 \includegraphics[scale=0.3]{image/SPE.pdf}
|
|
|
65 \caption{Synergistic Processor Element (SPE) の構成要素}
|
|
|
66 \label{fig:spe}
|
|
|
67 \end{center}
|
|
|
68 \end{figure}
|
|
|
69
|
|
11
|
70 \subsection{DMA (Directi Memory Access)}
|
|
6
|
71
|
|
11
|
72 DMA (Direct Memory Access) 転送とは、CPUを介さずに周辺装置と
|
|
|
73 メモリとの間で高速にデータ転送する手段である。
|
|
|
74 Cellでは、DMA転送を利用してメインメモリとLS間のデータ転送をおこなう。
|
|
|
75 DMA転送の実行は、基本的にSPEプログラムで制御されます。SPEプログラムが、
|
|
|
76 メインメモリとLSとの間でDMA転送を実行する手順は以下のとおりである。
|
|
6
|
77
|
|
|
78 \begin{enumerate}
|
|
11
|
79 \item DMA 転送の命令発行
|
|
|
80 \item メインメモリと LS 間 の DMA 転送の実行
|
|
|
81 \item DMA 転送の完了待ち
|
|
6
|
82 \end{enumerate}
|
|
|
83
|
|
11
|
84 DMA 転送には待ち時間が存在する。\\
|
|
6
|
85
|
|
11
|
86 \subsubsection{SPE 内の処理の様子}
|
|
6
|
87
|
|
|
88 \begin{enumerate}
|
|
11
|
89 \item Task のデータを読み込む
|
|
|
90 \item 読み込んだデータの処理を行っている間に次の Task のデータを読み込む
|
|
|
91 \item 処理したデータの転送の間に、2 で読み込んだデータの処理、次の Task のデータの読み込みを行う。
|
|
6
|
92 \end{enumerate}
|
|
|
93
|
